заявка
№ RU 2001117856
МПК H03M13/00

ИНТЕРАТИВНЫЙ ДЕКОДЕР И СПОСОБ ИНТЕРАТИВНОГО ДЕКОДИРОВАНИЯ ДЛЯ КОММУНИКАЦИОННОЙ СИСТЕМЫ

Авторы:
ЛИ Янг-Хван (KR) КИМ Мин-Гоо (KR) КИМ Беонг-Дзо (KR)
Все (4)
Номер заявки
2001117856/09
Дата подачи заявки
30.12.1999
Опубликовано
10.06.2003
Страна
RU
Дата приоритета
17.12.2025
Номер приоритета
Страна приоритета
Как управлять
интеллектуальной собственностью
Реферат

[1]

1. Итеративный декодер, содержащий:

[2]

Первый сумматор, имеющий первый вход для приема информационных символов и второй вход для приема внешнего информационного сигнала ЕХТ2; первый компонентный декодер для приема первых символов четности и для декодирования информационных символов с использованием первых символов четности и выходного сигнала первого сумматора; первое вычитающее устройство, имеющее третий вход для приема сигнала с выхода первого компонентного декодера и четвертый вход для приема инвертированного внешнего информационного сигнала ЕХТ2; перемежитель, соединенный с выходом первого вычитающего устройства для перемежения декодированных информационных символов, принятых от первого компонентного декодера; второй компонентный декодер для приема сигнала с выхода перемежителя и вторых символов четности и для декодирования информационных символов, поступающих с выхода перемежителя с использованием полученных сигналов; обращенный перемежитель для обращенного перемежения сигнала с выхода второго компонентного декодера; второе вычитающее устройство, имеющее пятый вход для приема сигнала с выхода обращенного перемежителя и шестой вход для приема инвертированного сигнала с выхода первого вычитающего устройства; при этом выходной сигнал сумматора подается на второй вход, а инвертированный выходной сигнал подается на четвертый вход; логическое устройство для преобразования выходного сигнала первого компонентного декодера в биты двоичной информации путем принятия жестких логических решений; декодер ошибок для проверки ошибок в битах двоичной информации, полученных от логического устройства и для генерирования сигнала отсутствия ошибок, если ошибок не обнаружено, и выходной буфер для хранения битов двоичной информации, полученных от логического устройства и для вывода хранящихся битов двоичной информации в ответ на сигнал отсутствия ошибок.

[3]

2. Декодер по п.1, в котором первый и второй компонентные декодеры работают в непрерывном режиме.

[4]

3. Декодер по п.1, в котором детектор ошибок является устройством проверки ошибок по циклическому избыточному коду.

[5]

4. Устройство итеративного декодирования с заранее определенным максимальным числом итераций, содержащее: итеративный декодер для декодирования сигналов входного кадра и для вывода декодированных данных кадра до достижения заранее определенного количества итераций и детектор ошибок для обнаружения ошибок в декодированных данных кадра, полученных от итеративного декодера, при этом производят проверку ошибок в декодированных данных кадра и при отсутствии ошибок декодированные данные кадра выводятся.

[6]

5. Устройство по п.4, в котором декодированные данные кадра являются выходными данными по меньшей мере одного компонентного декодера в итеративном декодере, имеющем два декодера.

[7]

6. Устройство по п.4, в котором детектор ошибок выполнен с возможностью проверки ошибок в декодированных данных кадра по мере восстановления первоначального порядка данных в декодированном кадре.

[8]

7. Устройство по п.5, в котором детектор ошибок выполнен с возможностью проверки ошибок в декодированных данных кадра первого компонентного декодера итеративного декодера.

[9]

8. Устройство по п.4, в котором итеративный декодер содержит: первый сумматор, имеющий первый порт для приема символов информации и второй вход для приема внешнего информационного сигнала ЕХТ2; первый компонентный декодер для приема первых символов четности и для декодирования информационных символов с использованием первых символов четности и выходного сигнала первого сумматора; первое вычитающее устройство, имеющее третий вход для приема сигнала с выхода первого компонентного декодера и четвертый вход для приема инвертированного внешнего информационного сигнала ЕХТ2; перемежитель, соединенный с выходом первого вычитающего устройства для перемежения декодированных информационных символов, полученных от первого компонентного декодера; второй компонентный декодер для приема сигнала с выхода перемежителя и вторых символов четности и для декодирования информационных символов, полученных от перемежителя с использованием полученных сигналов; обращенный перемежитель для обращенного перемежения сигнала с выхода второго компонентного декодера и второе вычитающее устройство, имеющее пятый вход для приема сигнала с выхода обращенного перемежителя и шестой вход для приема инвертированного сигнала с выхода второго сумматора, при этом второе вычитающее устройство имеет выход, подключенный ко второму входу и инвертированный выход подключения к четвертому входу.

[10]

9. Устройство по п.8, в котором детектор ошибок выполнен с возможностью проверки ошибок в выходном сигнале первого компонентного декодера.

[11]

10. Устройство по п.8, в котором первый и второй компонентные декодеры работают в непрерывном режиме.

[12]

11. Устройство по п.8, в котором детектор ошибок является устройством проверки ошибок по циклическому избыточному коду.

[13]

12. Устройство по п.8, в котором детектор ошибок выполнен с возможностью проверки ошибок в выходном сигнале обращенного перемежителя.

[14]

13. Устройство по п.8, в котором детектор ошибок принимает выходной сигнал либо с первого компонентного декодера либо с обращенного перемежителя и проверяет ошибки в каждом выходном сигнале.

[15]

14. Способ итеративного декодирования для итеративного декодера с заранее определенным максимальным количеством итераций, согласно которому итеративно декодируют сигнал входного кадра; проверяют ошибки в декодированных данных кадра до достижения заранее определенного количества итераций и в случае отсутствия ошибок выводят декодированный кадр.

[16]

15. Способ по п.14, согласно которому декодированные данные кадра являются выходным сигналом по меньше мере одного компонентного декодера итеративного декодера.

[17]

16. Способ по п.15, согласно которому проверку ошибок выполняют в декодированных данных кадра по мере восстановления первоначального порядка данных кадра.

[18]

17. Способ по п.15, согласно которому проверку ошибок выполняют в декодированных данных кадра первого компонентного декодера итеративного декодера.

[19]

18. Способ по п.14, согласно которому на этапе итеративного декодирования суммируют информационные символы и внешний информационный сигнал ЕХТ2; осуществляют первое декодирование информационных символов с использованием первых символов четности и информационных символов, суммированных с внешним информационным сигналом ЕХТ2; вычитают прошедшие первое декодирование информационные символы и инвертированный внешний информационный сигнал ЕХТ2; перемежают прошедшие первое декодирование символы из которых вычтен инвертированный внешний информационный сигнал ЕХТ2; выполняют второе декодирование используя перемеженные информационные символы и вторые символы четности, и обращено перемежают информационные символы, прошедшие второе декодирование.

[20]

19. Способ по п.18, согласно которому проверку ошибок осуществляют с использованием сигнала с выхода первого компонентного декодера.

[21]

20. Способ по п.18, согласно которому первый и второй компонентные декодеры работают в непрерывном режиме.

[22]

21. Способ по п.18, согласно которому проверку ошибок выполняют по ошибке циклического избыточного кода.

[23]

22. Способ по п.18, согласно которому проверку ошибок осуществляют с использованием сигнала с выхода обращенного перемежителя.

Как компенсировать расходы
на инновационную разработку
Похожие патенты